Processor MIPS-P8700 is op de markt gekomen als een oplossing van de volgende generatie om te voldoen aan de veeleisende eisen van de auto-industrie. Deze 64-bits RISC-V-processor, ontwikkeld door MIPS, valt op door zijn vermogen om op te schalen naar configuraties van 64 clusters, met uitstekende prestaties in kritische toepassingen zoals geavanceerde rijhulpsystemen (ADAS) en machinaal leren.
Sinds de eerste aankondiging in 2022 is de MIPS P8700 ontworpen met flexibiliteit en grootschalige prestaties in gedachten. Met een native ondersteuning voor drijvende-kommabewerkingen y bitmanipulatie-extensies, slaagt de processor erin complexe taken te optimaliseren en de latentie aanzienlijk te verminderen. Bovendien maakt de architectuur het gebruik van gecomprimeerde instructies mogelijk, wat een efficiëntere verwerking mogelijk maakt.
Innovatieve multi-threaded out-of-order architectuur
Een belangrijk aspect van de MIPS P8700 is de mogelijkheid om instructies in willekeurige volgorde uit te voeren. Deze technologie multi-threading niet in orde maakt het mogelijk om meerdere instructies tegelijkertijd te beheren, zelfs als ze van elkaar afhankelijk zijn. Als gevolg hiervan is de processor versnelt het behalen van resultaten en verbetert de prestaties door 60% vergeleken met traditionele opeenvolgende runs.
Een ander opmerkelijk kenmerk is de mogelijkheid om maximaal zes RISC-V-kernen per cluster, elk met vier I/O-coherentie-eenheden (IOCU's). Dit geeft het een enorme capaciteit voor verwerking voor aanvragen die een hoge mate van rekenkracht vereisen, van netwerken tot machine learning-systemen.
Geavanceerd energiebeheer en aanpassingsvermogen
De MIPS P8700 bevat tools voor dynamisch energiebeheer, zoals de Cluster Power Controller (CPC), waarmee u het energieverbruik kunt aanpassen aan de behoeften van het systeem. Bovendien maken onafhankelijke klokdomeinen het eenvoudig om de prestaties en energie-efficiëntie van cores, I/O-interfaces en de cache-coherentiemanager te optimaliseren.
Dankzij het configureerbare ontwerp kunnen gebruikers de afmetingen van de verborgen, het aantal kernen en andere kenmerken, afhankelijk van de specifieke vereisten van de toepassing. Het is bijvoorbeeld mogelijk om de grootte van de L1- en L2-caches aan te passen, met opties variërend van 256 KB tot 8 MB, waardoor geheugenbeheer mogelijk wordt efficiënt en veilig door middel van ECC-bescherming y directe gegevensoverdracht tussen caches.
Integratie met Mobileye voor autonome platforms
De MIPS P8700 zal een van de belangrijkste componenten zijn in de autonoom rijdende platforms van Mobileye. Deze samenwerking, die teruggaat tot 2022, zorgt ervoor dat de P8700-serie deel zal uitmaken van verschillende EyeQ SoC’s, waaronder de EyeQ6H en toekomstige EyeQ7-modellen. Deze integratie benadrukt het potentieel van de P8700 om te rijden innovatie op het gebied van autonome voertuigen en semi-autonoom.
Met configuraties die maximaal ondersteunen 2048 hardwaredraden en een architectuur gericht op het optimaliseren van cache-coherentie en schaalbaarheid, vertegenwoordigt de MIPS P8700 een belangrijke stap in de richting van de toekomst van realtime computersystemen.
De MIPS P8700 zet niet alleen een nieuwe standaard in verwerkingsarchitectuur, maar biedt ontwikkelaars ook geavanceerde debugging-tools zoals PDTrace en hybride modi, die het oplossen van problemen vergemakkelijken en ontwikkelingscycli versnellen.
Deze innovatieve processor ontpopt zich als een veelzijdige, krachtige oplossing voor uiteenlopende sectoren automotive, machine leren, The netwerken en ingebedde systemen met hoge capaciteit. MIPS heeft duidelijk gemaakt dat ze met de P8700 een mijlpaal willen markeren in de manier waarop computersystemen van de volgende generatie worden ontworpen en uitgevoerd.